国家自然科学基金委员会现发布集成芯片前沿技能科学根底严重研讨方案2024年度项目攻略，请请求人及依托单位按项目攻略所述要求和注意事项请求。

  “集成芯片前沿技能科学根底”严重研讨方案面向国家高功用集成电路的严重战略需求，聚集集成芯片的严重根底问题，经过对集成芯片的数学根底、信息科学要害技能和工艺集成物理理论等范畴的攻关，促进我国芯片研讨水平的进步，为开展芯片功用进步的新途径供给根底理论和技能支撑。

  本严重研讨方案面向集成芯片前沿技能，聚集在芯粒集成度（数量和品种）大幅度的进步带来的全新问题，拟经过集成电路科学与工程、核算机科学、数学、物理、化学和材料等学科深度穿插与交融，探究集成芯片分化、组合和集成的新原理，并从中开展出一条依据自主集成电路工艺进步芯片功用1-2个数量级的新技能途径，培养一支有世界影响力的研讨部队，进步我国在芯片范畴的自主立异才能。

  本严重研讨方案针对集成芯片在芯粒数量、品种大幅度的进步后的分化、组合和集成难题，环绕以下三个中心科学问题打开研讨：

  探寻集成芯片和芯粒的笼统数学描绘办法，构建杂乱功用的集成芯片到芯粒的映射、仿真及优化理论。

  探究芯粒集成度大幅度的进步后的集成芯片规划办法学，研讨多芯互连体系结构和电路、布局布线办法等，支撑百芯粒/万核级规划集成芯片的规划。

  清楚三维结构下集成芯片中电-热-力多物理场的彼此耦合机制，构建芯粒规范的多物理场、多界面耦合的快速、准确的仿线D集成芯片的规划和制作。

  依据上述科学问题，以整体科学方针为牵引，2024年度拟环绕以下研讨方向优先赞助探究性强、具有原创性思路、提出新技能途径的请求项目：

  研讨集成芯片和芯粒的形式化描绘，分化-组合理论及建模办法，研讨核算/存储/互连/功率/传感/射频等芯粒的可复用规划办法。

  研讨面向2.5D/3D集成的高算力、可扩展架构，核算/存储/通讯等芯粒间的互连网络及容错机制，多芯异构的编译东西链等。

  研讨面向芯粒规范的电-热-力耦合多物理场核算办法与快速仿真东西，面向集成芯片的归纳/布局/布线主动化规划东西，集成芯片的可测性规划等。

  研讨面向2.5D/3D集成的高速、高能效串行/并行、射频/无线、硅光接口电路，大功率集成芯片的电源办理电路与体系等。

  研讨大标准硅基板（Interposer）的制作技能，高密度、高牢靠的2.5D/3D集成工艺、材料等，万瓦级芯片的散热办法，光电集成封装工艺等。

  依据本严重研讨方案的中心科学问题，以整体科学方针为牵引，2024年拟优先赞助前期研讨成果堆集较好、穿插性强、对整体科学方针有较大奉献的请求项目：

  研讨异构多芯粒体系的缓存一致性机制，探究集成芯片的多级缓存架构、可扩展的存储办理机制以及依据片上网络的访存优化战略与服务的质量（QoS）优化机制。构建芯粒间的缓存一致性访存行为级模型，支撑≥2种异构芯粒（CPU、GPU等）间的缓存一致性，CPU总核数≥256，≥7种缓存行的安稳状况，典型推迟＜200个周期，并开源功用验证模仿器。

  针对端-边-云等核算场景，研讨芯粒分化和组合优化理论，探究芯粒的函数化表明办法，树立杂乱使用到芯粒的映射，研讨映射的安稳性和鲁棒性理论，构成齐备芯粒库结构办法。比较定制化规划功用丢失小于20%，芯粒间功用冗余度不超越20%，构成分化组合东西并开源。

  以最小化硅基板制作光罩层数、跨光罩互连数等为方针，研讨多光罩集成芯片的主动化布局布线办法，探究TSV/互连线/深槽电容工艺与规划协同优化办法，完结支撑≥4倍光罩面积标准，百芯粒量级总互连线的集成芯片布局布线EDA东西并开源。

  研讨高可测验性、即插即用和低开支的集成芯片测验总线架构，打破因可观测引脚受限导致的瓶颈，探究集成芯片的层次化测验调度和毛病诊断等技能，完结可测验性规划EDA东西并开源，互连毛病覆盖率≥99%，测验架构硬件开支≤5%。

  研讨高能效、高密度的2.5D并行互连接口电路技能。探究高能效收发机电路、宽调谐规模的时钟生成电路；面向多种互连规范、不同信道，研讨信号编码、均衡电路的可重构技能；研讨极低发射电压摆幅下的抗噪声技能。完结单线pJ/bit，兼容NRZ/PAM的互连并行接口电路，并开源仿线. 面向芯粒规范的多场仿真算法与求解器。

  研讨面向芯粒集成工艺的电-热-力耦合模型，探究集成芯片要害结构、材料与界面的多物理场模仿数值办法，完结核算网格主动剖分，开发跨规范的多场仿真求解器并开源，核算精度和试验成果差错规模小于10%。

  研讨大标准硅基板（Interposer）制作技能，构建晶圆级翘曲模型及应力优化办法，探究高密度、深邃宽比的硅通孔（TSV）、深沟槽电容（DTC）等制作工艺的应力效应机制，完结≥4倍光罩面积标准的硅基板制备，并完结深沟槽电容、硅通孔等工艺流程后的12英寸晶圆翘曲值不超越200μm。树立晶圆级翘曲剖析及猜测模型，开发应力优化仿线. 三维集成高效散热材料与结构。

  探究多热门强耦合状况下的热散布特征与高效热输运机制，异质散热新材料集成与界面热输运调控办法，微通道散热器的结构规划与强化换热办法。面向万瓦级3D集成芯片体系，完结芯粒3D堆叠单模块功率≥2000W，层数≥3层，最高暖流密度≥1000W/cm2。完结多规范热门猜测与热散布仿真东西、高效热办理规划东西并开源。

  本年度拟遴选具有严重使用价值和杰出研讨根底的研讨方向进行集成赞助，详细研讨方向如下：

  研讨三维集成芯片的跨层次协同规划办法，探究异构芯粒的模块化组合与优化办法，验证笔直供电架构与电路、硅基板主动化布局布线、高密度芯粒-晶圆键合等要害技能。研发可重用有源硅基板（Active Interposer），三维堆叠界面峰值通讯带宽≥1Tbps。完结异构核算三维集成芯片原型，至少包括CPU、存储、存算等4种以上芯粒，异构芯粒总数≥16，总存储≥512Mb，总算力≥100TOPS，在自主工艺上完结异构核算能效高于同算力10nm以下GPU/NPU芯片水平。完结集成芯片在智能机器人、边际核算等场景中的使用验证。

  （一）严密环绕中心科学问题，重视需求及使用布景束缚，鼓舞原创性、根底性和穿插性的前沿探究。

  （二）优先赞助可以处理集成芯片范畴要害技能难题，并具有使用远景的研讨项目，要求项目成果在该严重研讨方案结构内开源。（三）要点支撑项目应具有十分杰出的研讨根底和前期堆集，对整体科学方针有直接奉献与支撑，并鼓舞研讨机构与企业联合请求。

  拟赞助培养项目15项左右，直接费用的均匀赞助强度约为80万元/项，赞助期限为3年，培养项目请求书中研讨期限应填写“2025年1月1日-2027年12月31日”；拟赞助要点支撑项目8项左右，直接费用的均匀赞助强度约为300万元/项，赞助期限为4年，要点支撑项目请求书中研讨期限应填写“2025年1月1日-2028年12月31日”；拟赞助集成项目1项，直接费用的均匀赞助强度约为1500万元，赞助期限为4年，集成项目请求书中研讨期限应填写“2025年1月1日－2028年12月31日”。

  在站博士后研讨人员、正在攻读研讨生学位以及无工作单位或所在单位不是依托单位的人员不得作为请求人进行请求。

  履行《2024年度国家自然科学基金项目攻略》“请求规则”中限项请求规则的相关要求。

  请求人和依托单位理应当仔细阅览并履行本项目攻略、《2024年度国家自然科学基金项目攻略》和《关于2024年度国家自然科学基金项目请求与结题等有关事项的布告》中相关要求。

  1. 本严重研讨方案项目实施无纸化请求。请求书提交日期为2024年5月30日－2024年6月5日16时。

  （1）请求人应当依照科学基金网络信息体系中严重研讨方案项目的填写阐明与编撰提纲要求在线填写和提交电子请求书及附件材料。

  （2）本严重研讨方案旨在严密环绕中心科学问题，对多学科相关研讨进行战略性的方向引导和优势整合，成为一个项目集群。请求人应依据本严重研讨方案拟处理的详细科学问题和项目攻略发布的拟赞助研讨方向，自行拟定项目名称、科学方针、研讨内容、技能道路和相应的研讨经费等。（3）请求书中的赞助类别挑选“严重研讨方案”，亚类阐明挑选“培养项目”“要点支撑项目”或“集成项目”，附注阐明挑选“集成芯片前沿技能科学根底”，受理代码挑选T02，并依据请求项目的详细研讨内容挑选不超越5个请求代码。

  （4）请求人在请求书开始部分应清晰阐明请求契合本项目攻略中的赞助研讨方向（写明攻略中的研讨方向序号和相应内容），以及对处理本严重研讨方案中心科学问题、完结本严重研讨方案科学方针的奉献。

  假如请求人现已承当与本严重研讨方案相关的其他科技方案项目，应当在请求书正文的“研讨根底与工作条件”部分论说请求项目与其他相关项目的差异与联络。

  （1）为完结严重研讨方案整体科学方针和多学科集成，取得赞助的项目负责人应当许诺恪守有关数据和材料办理与同享的规则，项目履行过程中应重视与本严重研讨方案其他项目之间的彼此支撑联系。

  （2）为加强项目的学术交流，促进项目群的构成和多学科穿插与集成，本严重研讨方案将每年举行1次赞助项目的年度学术交流会，并将不定期地安排相关范畴的学术研讨会。获赞助项目负责人有义务参与本严重研讨方案辅导专家组和办理工作组所安排的上述学术交流活动。